台积电A14工艺传将SRAM单元面积压至0.017平方微米以下

据快科技10月27日消息，停滞约8年的SRAM微缩技术有望迎来突破。台积电计划在2028年量产的A14工艺上，把高密度6T SRAM位单元面积缩小至0.017平方微米以下，较当前水平下降超过19%。

SRAM是一种读写速度快、无需周期性刷新的存储类型，常用于处理器缓存、片上系统和高性能计算芯片。其单元结构占用的芯片面积较大，因此尺寸微缩一直是先进工艺演进中的难点之一。

从时间线看，自2020年N5（5纳米）工艺量产以来，高密度6T SRAM存储单元面积长期停留在约0.021平方微米。此后的N3、N2节点虽在逻辑晶体管上持续迭代，存储单元尺寸却几乎没有变化，这一状态延续至今约8年。

SRAM微缩的意义并不局限于存储本身。先进处理器的性能提升，已不只是增加计算核心数量或提高运行频率，缓存容量与数据访问效率同样影响实际表现。在人工智能推理、高性能计算和大型片上系统等场景中，数据搬运往往带来明显的延迟与能耗。

若SRAM尺寸能够继续下降，芯片厂商可在相同面积内配置更大的缓存，也可在保持缓存容量的前提下缩小芯片尺寸。对晶圆制造商而言，这还将改善先进节点对高密度缓存和片上存储的支持能力。

需要区分的是，SRAM属于处理器内部使用的高速存储，与手机、电脑中的闪存或内存条不同。A14带来的变化主要作用于片上缓存和SoC内部存储，不能据此推导DRAM、NAND等产品会同步缩小。

此外，SRAM单元面积下降最终能否完全转化为产品优势，仍取决于芯片设计、工艺良率、成本与功耗控制。A14计划在后续阶段进入量产，具体产品中的缓存规模与实际收益，还要看芯片厂商的架构选择。

常见问题

台积电A14工艺把SRAM单元缩小到了多少？

台积电计划在2028年量产的A14工艺上，将高密度6T SRAM位单元面积缩小至0.017平方微米以下，相比此前约0.021平方微米的水平，降幅超过19%。

这一尺寸长期没有变化：自2020年N5（5纳米）工艺量产以来，高密度6T SRAM存储单元面积一直停留在约0.021平方微米，之后的N3、N2节点虽然在逻辑晶体管上持续迭代，存储单元尺寸却几乎没有缩小。SRAM微缩技术据传在停滞约8年后，有望随着A14节点的到来迎来突破。

SRAM是什么，主要用在哪些芯片里？

SRAM是一种读写速度快、无需周期性刷新的高速存储，通常被用于处理器缓存、片上系统和高性能计算芯片，但它占用芯片面积较大。

需要区分的是，SRAM属于处理器内部使用的高速存储，并不是手机、电脑中的闪存或内存条。因此A14带来的变化主要影响片上缓存和SoC内部存储，不能直接推导出DRAM、NAND等产品也会同步缩小。

SRAM继续缩小会带来什么实际变化？

如果SRAM继续微缩，芯片厂商可以在相同面积中配置更大的缓存，也可以在保持缓存容量的同时缩小芯片尺寸；对于晶圆制造商而言，这还能改善先进节点对高密度缓存和片上存储的支持能力。

先进处理器的性能提升已经不只是增加计算核心或提高频率，缓存容量和数据访问效率同样会影响实际表现，尤其是在人工智能推理、高性能计算和大型片上系统中，数据搬运往往会带来明显的延迟与能耗。

不过，SRAM单元面积下降最终能否完全转化为产品优势，还要看芯片设计、工艺良率、成本和功耗控制。A14计划在后续阶段进入量产，具体产品中的缓存规模和实际收益，仍取决于芯片厂商的架构选择。